Chips 3D empilhados podem prolongar a Lei de Moore

Nos últimos anos, o desempenho dos chips de computador tem vindo a esbarrar nas limitações físicas do espaço disponível nos circuitos integrados.

Agora, investigadores acreditam ter encontrado uma forma de contornar esse bloqueio: em vez de continuar a alargar os chips no plano, começar a construí-los em altura.

Porque a Lei de Moore está a bater no limite

Esta inovação pode ajudar a prolongar - ou até a ultrapassar - a hipótese da Lei de Moore, formulada na década de 1960 pelo presidente da Intel, Gordon Moore.

Em termos simples, a lei afirma que, graças ao avanço tecnológico, o número de transístores num chip deverá duplicar a cada dois anos, mantendo-se o custo.

Como regra geral, mais transístores traduzem-se em maior capacidade de processamento. O problema é que, neste momento, os fabricantes de componentes estão a ficar sem área útil e sem margem para tornar os transístores ainda mais pequenos.

A aposta: integração monolítica 3D com empilhamento vertical

O novo trabalho descreve uma maneira de empilhar chips verticalmente, recorrendo ao mesmo silício da tecnologia actual e com um desempenho muito semelhante.

A equipa por detrás do avanço - da University of Illinois Urbana-Champaign, nos EUA - sustenta que a abordagem pode aumentar a densidade e a velocidade de computação e, ao mesmo tempo, reduzir as necessidades energéticas, graças a uma eficiência superior e a ligações mais curtas.

"Hoje, são necessários seis dispositivos microelectrónicos chamados transístores num único plano para armazenar um bit de informação", afirma a cientista de materiais Qing Cao.

"Com a integração vertical, pode distribuí-los por várias camadas. É como substituir um subúrbio espalhado por arranha-céus: obtém-se a mesma funcionalidade, mas a pegada espacial diminui, ao mesmo tempo que a comunicação entre camadas fica mais rápida e eficiente."

O problema do calor e o orçamento térmico

A tecnologia de empilhamento de chips já foi explorada antes, mas há um obstáculo que tem bloqueado a adopção: o calor.

Os processos usados para fabricar chips exigem temperaturas muito elevadas, na ordem dos 1 000 °C (1 832 °F). Por isso, se se criar uma segunda camada por cima da primeira, na prática, a camada de baixo acaba por ser “cozinhada”.

Embora seja possível aquecer as camadas em separado e ligá-las posteriormente, ou então recorrer a materiais mais resistentes ao calor, isso tem um impacto significativo na potência de processamento.

Os chips resultantes não alcançam o mesmo desempenho, a mesma densidade por camada, nem o mesmo nível de integração electrónica das versões de "integração monolítica" descritas neste estudo.

"A integração monolítica é o que desbloqueia toda a promessa dos chips 3D", diz Cao.

"Pela primeira vez, cumprimos o orçamento térmico da integração monolítica 3D usando silício monocristalino padrão e obtivemos um desempenho sem precedentes."

Como a equipa contornou a temperatura: transístores “sem junção” e nanomembranas

Para ultrapassar o problema térmico, os investigadores combinaram várias estratégias. Uma delas foi o uso de transístores descritos como "sem junção" (junctionless): essencialmente, ajustaram a composição química das camadas do circuito, de modo a que a engenharia que exige temperaturas elevadas pudesse ser feita previamente, antes do empilhamento.

Além disso, em vez de wafers tradicionais, utilizaram camadas feitas de nanomembranas de silício ultra-finas e flexíveis. A aplicação destas camadas assemelha-se mais a um processo de enrolar do que de empilhar, e pode ser realizada a temperaturas inferiores a 200 °C (392 °F).

"Estas membranas são mecanicamente flexíveis para se conformarem à superfície subjacente", explica Cao.

"Essa conformabilidade ajuda a evitar defeitos na interface, como vazios, que são comuns quando se tenta forçar a junção de dois wafers rígidos através de colagem de wafers."

O que já foi demonstrado e o que falta para a indústria

Para além de recorrer ao mesmo silício monocristalino usado nos chips actuais, o processo proporciona rendimentos elevados (são produzidos muito poucos chips inutilizáveis). A equipa mostra-se confiante de que a técnica pode ser escalada para dimensões comercialmente viáveis.

Nestes ensaios, os investigadores chegaram a três camadas, integrando circuitos lógicos funcionais e células de memória. Este resultado é suficiente para demonstrar que o conceito funciona, mas, no futuro, o número de camadas poderá aumentar.

Ainda assim, há desafios por resolver antes de a tecnologia sair do laboratório e entrar numa fábrica de semicondutores. Para já, são necessárias tensões acima do normal para alimentar os chips - um aspecto que terá de ser melhorado. Em teoria, os empilhamentos verticais deverão tornar os chips mais eficientes do ponto de vista energético.

Mesmo com os progressos contínuos na computação quântica, a computação clássica e os chips clássicos continuarão a ser essenciais para impulsionar o avanço tecnológico - e para concretizar as previsões feitas por Gordon Moore na década de 1960.

"É possível continuar a empilhar camadas para lá das três que demonstrámos, e o processo produzirá transístores de alto desempenho com elevado rendimento e baixa variabilidade", afirma Cao.

"Temos agora uma base sólida para transferir esta tecnologia e demonstrar a sua promessa imediata numa fundição industrial de semicondutores."

A investigação foi publicada na revista Nature.